در حال حاضر محصولی در سبد خرید شما وجود ندارد.
از اصول اولیه VHDL گرفته تا برنامه نویسی تست تست پیشرفته
عنوان اصلی : Introduction to VHDL for FPGA and ASIC design
سرفصل های دوره :
مقدمه VHDL ، نگاه اول:
اولین طرح VHDL
دستیابی به یک شبیه ساز VHDL
AlterA ModelSIM را بارگیری و نصب کنید
شبیه ساز Xilinx Vivado را بارگیری و نصب کنید
تظاهرات شبیه ساز Vivado
تظاهرات ModelsIm (altera quartus)
VHDL اساسی
آزمایشگاه 1 اولین طرح VHDL
راه حل جایگزین آزمایشگاه 1 با استفاده از Vivado
VHDL همزمان و متوالی:
روند VHDL
اظهارات همزمان و پی در پی
سلسله مراتب VHDL
نسخه آزمایشی TestBench با Vivado
نسخه آزمایشی TestBench با modesim
مسابقه همزمان و متوالی VHDL
آزمایشگاه 2 - منطق را به طراحی ترموستات اضافه کنید ، یک تست تست ایجاد کنید.
rtl:
درک فلیپ فلاپ
روش طراحی همزمان
سبک های RTL
RTL
آزمایشگاه 3 - اضافه کردن فلیپ فلاپ به طراحی ترموستات
انواع VHDL:
منطق Multivalue (std_logic)
آرایه ها و متغیرهای منطقی
ماشین های دولتی
انواع VHDL
آزمایشگاه 4 - ایجاد یک دستگاه دولتی
اپراتورهای VHDL:
اپراتورهای منطقی و رابطه ای VHDL
اپراتورهای ریاضی
توابع ، رویه ها و بسته ها
اپراتورهای VHDL
آزمایشگاه 5 - پیشخوان را به دستگاه حالت اضافه کنید
تأیید:
تأیید
میزهای تست خود بررسی
تأیید
آزمایشگاه 6 - نیمکت تست خود بررسی
Introduction to VHDL for FPGA and ASIC design
در این روش نیاز به افزودن محصول به سبد خرید و تکمیل اطلاعات نیست و شما پس از وارد کردن ایمیل خود و طی کردن مراحل پرداخت لینک های دریافت محصولات را در ایمیل خود دریافت خواهید کرد.
