دسته بندی

در حال حاضر محصولی در سبد خرید شما وجود ندارد.

پنل کاربری

رمز خود را فراموش کرده اید؟ اگر اولین بار است از سایت جدید استفاده میکنید باید پسورد خود را ریست نمایید.

آموزش برنامه نویسی FPGA و CPLD بوسیله VHDL

دانلود Skillshare Learn VHDL from the beginning for FPGA and CPLD development

10,900 تومان
بیش از یک محصول به صورت دانلودی میخواهید؟ محصول را به سبد خرید اضافه کنید.
افزودن به سبد خرید
خرید دانلودی فوری

در این روش نیاز به افزودن محصول به سبد خرید و تکمیل اطلاعات نیست و شما پس از وارد کردن ایمیل خود و طی کردن مراحل پرداخت لینک های دریافت محصولات را در ایمیل خود دریافت خواهید کرد.

ویدئو معرفی این محصول

با مشاهده این کورس آموزشی از طریق انجام پروژه های واقعی و به زبانی بسیار ساده مطالب فراوانی را در رابطه با VHDL, FPGA یاد می گیرید.

عنوان اصلی : Learn VHDL from the beginning for FPGA and CPLD development

این مجموعه آموزش ویدیویی محصول موسسه آموزشی Skillshare است که بر روی 2 حلقه دیسک به همراه فایلهای تمرینی ارائه شده و به مدت زمان 10 ساعت و 17 دقیقه در اختیار علاقه مندان قرار می گیرد.

در ادامه با برخی از سرفصل های درسی این مجموعه آموزش آشنا می شویم :

1. تبلیغاتی
2. معرفی
3. معماری FPGA و CPLD
4. معرفی VHDL
5. ساختار کد زبان VHDL
6. FPGA Port Modes
7. انواع داده ها
8. آرایه و ضبط
9. سیگنال و متغیر
10. اپراتورها
11. ویژگی های
12. نام مستعار
13. وجود، موجودیت
14. معماری
15. مولفه
16. روند
17. کتابخانه
18. عمومی
19. توابع و روش ها
20. مسدود کردن
21. بسته بندی و بسته بدن
22. پیکربندی
23. اظهارات اعلامیه
24. اظهارات همزمان
25. اظهارنظر همزمان بیانیه
26. اظهارات همزمان بیانیه ای را ایجاد می کند
27. اظهارات متوالی
28. اظهارات متوالی اگر بیانیه
29. بیانیه های متوالی عبارت
30. بیانیه های تکراری بیانیه
31. اظهارات متوالی در حالی که بیانیه
32. اظهارات متوالی صبر کنید
33. یک فلاپ فلیپ ایجاد کنید
34. لچس
35. بازنشانی
36. متغیرها در مقابل سیگنال ها در یک فرآیند زمانی
37. ماشین دولتی مور
38. ماشین دولتی Meally
39. یک شمارش داغ
40. ورزش 1 ساده و دروازه
41. تمرین 2 N بیت تا شمارنده
42. شبیه سازی برای ورزش 2
43. تمرین 3 بیت تغییر مسیر ثبت نام
44. تمرین 4 حافظه RAM تک
45. تمرین 5 PART1 به تأخیر انداختن ورودی توسط 10us
46. ورزش 5 قسمت PART2 ماشین آلات نورپردازی با مولفه تاخیر
47. شبیه سازی برای ورزش 5
48. اجرای کد در FPGA واقعی
49. شبیه سازی کد با Debugger زمان واقعی
50. سخنرانی پاداش VHDL

1. Promotional
2. Introduction
3. FPGA and CPLD Architectures
4. VHDL introduction
5. Structure of VHDL language code
6. FPGA Port modes
7. Data Types
8. Array and Record
9. Signal and Variable
10. Operators
11. Attributes
12. Alias
13. Entity
14. Architecture
15. Component
16. Process
17. Library
18. Generic
19. Functions and procedures
20. Block
21. Package and Package body
22. Configuration
23. Declaration statements
24. Concurrent statements
25. Concurrent statements signal assignment statement
26. Concurrent statements Generate statement
27. Sequential statements
28. Sequential statements IF statement
29. Sequential statements Case statement
30. Sequential statements Loop statement
31. Sequential statements While statement
32. Sequential statements Wait statement
33. Create a Flip Flop
34. Latches
35. Resets
36. Variables vs Signals in a clocked process
37. Moore state machine
38. Mealy state machine
39. One hot enumeration
40. Exercise 1 Simple AND gate
41. Exercise 2 N Bit up counter
42. Simulation for Exercise 2
43. Exercise 3 8 Bit Shift Left register
44. Exercise 4 Single RAM memory
45. Exercise 5 part1 Delay an Input by 10uS
46. Exercise 5 part2 Traffic Light State machine with the Delay component
47. Simulation for Exercise 5
48. Running the code on a real FPGA
49. Simulate the code with a real time debugger
50. VHDL bonus lecture