وب سایت تخصصی شرکت فرین
دسته بندی دوره ها

بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog

سرفصل های دوره

تأیید لوازم جانبی ، خاطرات و پروتکل اتوبوس

عنوان اصلی : SystemVerilog for Verification Part 2 : Projects

سرفصل های دوره :

بلوک طراحی متوالی: تأیید FIFO:
کد
کد
کد
کد
کد
کد
کد کامل
بلوک طراحی متوالی: تأیید D-FF:
شناخت طراحی
کلاس تراکنش
کلاس ژنراتور
کلاس راننده
کلاس مانیتور و تابلوی امتیاز
Testbench Top P1
Testbench Top P2
کد کامل
پروتکل ارتباطی: تأیید رابط جانبی سریال (SPI):
آشنایی با SPI P1
آشنایی با SPI P2
درک طراحی P1
درک طراحی P2
افزودن رابط
کلاس تراکنش
کلاس ژنراتور
درایور کلاس P1
درایور کلاس P2
افزودن Testbench Top
کلاس مانیتور
افزودن Testbench Top
کلاس تابلوی امتیاز
کلاس محیطی
Testbench Top
کد
پروتکل ارتباطی: تأیید UART:
درک پروتکل
درک طراحی P1
درک طراحی P2
درک طراحی P3
کلاس تراکنش
کلاس ژنراتور
درایور کلاس P1
درایور کلاس P2
کلاس مانیتور
کلاس تابلوی امتیاز
کلاس محیطی
Testbench Top
کد طراحی
کد میز آزمایش
پروتکل ارتباطی: تأیید I2C (مدار یکپارچه):
آشنایی با پروتکل I2C P1
آشنایی با پروتکل I2C P2
آشنایی با پروتکل I2C P3
نمودار جریان سیستم
درک سیستم برتر
آشنایی با طراحی I2c Controller P1
آشنایی با طراحی I2c Controller P2
آشنایی با طراحی I2c Controller P3
آشنایی با طراحی I2c Controller P4
آشنایی با طراحی I2c Controller P5
آشنایی با حافظه I2C
افزودن رابط
کلاس تراکنش
کلاس ژنراتور
کلاس راننده
کلاس مانیتور
کلاس تابلوی امتیاز
Testbench Top
کد
پروتکل اتوبوس: تأیید APB_RAM:
آشنایی با سیگنال های باس جانبی پیشرفته
درک معاملات APB P1
درک معاملات APB P2
درک طراحی
کد
کلاس تراکنش P1
کلاس تراکنش P2
کد
کلاس ژنراتور
کد
افزودن رابط
درایور کلاس P1
درایور کلاس P2
کد
کلاس مانیتور
کد
کلاس تابلوی امتیاز
کد
تاپ میز محیط و تست
کد
کد کامل
پروتکل اتوبوس: تأیید حافظه AXI:
شناخت کانال های AXI
درک سیگنال های آدرس نوشتن
درک سیگنال های داده نوشتن
درک سیگنال های خواندن
درک طراحی P1
درک طراحی P2
درک حالت انفجاری P1
درک حالت انفجاری P2
خلاصه
پیاده سازی حالت ثابت
در حال پیاده سازی حالت INCR
در حال پیاده سازی حالت WRAP
درک طراحی P3
درک طراحی P4
درک طراحی P5
درک طراحی P6
کلاس تراکنش
کلاس ژنراتور
درایور کلاس P1
درایور کلاس P2
درایور کلاس P3
درایور کلاس P4
کلاس مانیتور
کلاس تابلوی امتیاز
Testbench Top
کد
پروتکل اتوبوس: تأیید حافظه AHB:
شناخت سیگنال های AHB P1
درک سیگنال های AHB P2
درک طراحی P1
درک طراحی P2
درک طراحی P3
درک طراحی P4
درک طراحی P5
کلاس تراکنش
کلاس ژنراتور
درایور کلاس P1
درایور کلاس P2
درایور کلاس P3
کلاس مانیتور
کلاس تابلوی امتیاز
تأیید حالت های مختلف انفجاری P1
تأیید حالت های مختلف انفجاری P2
کد طراحی
کد میز آزمایش
پروتکل اتوبوس: تأیید حافظه Whishbone:
درک پروتکل
درک طراحی
کلاس تراکنش
کلاس ژنراتور
کلاس راننده
کلاس مانیتور
کلاس تابلوی امتیاز
Testbench Top
کد طراحی
کد میز آزمایش

نمایش سرفصل های انگلیسی

SystemVerilog for Verification Part 2 : Projects

45,900 تومان
بیش از یک محصول به صورت دانلودی میخواهید؟ محصول را به سبد خرید اضافه کنید.
خرید دانلودی فوری

در این روش نیاز به افزودن محصول به سبد خرید و تکمیل اطلاعات نیست و شما پس از وارد کردن ایمیل خود و طی کردن مراحل پرداخت لینک های دریافت محصولات را در ایمیل خود دریافت خواهید کرد.

ایمیل شما:
تولید کننده:
مدرس:
شناسه: UD24678
حجم: 5577 مگابایت
مدت زمان: 884 دقیقه
تعداد دیسک: 2 عدد
زیرنویس انگلیسی: دارد
زبان: انگلیسی ساده و روان
تاریخ انتشار: 16 خرداد 1401
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog 1
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog 2
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog 3
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog 4
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog 5
بررسی صحت کارکرد دستگاه های درونی کامپیوتر بوسیله SystemVerilog 6
دسته بندی محصول
طراحی سایت و خدمات سئو

45,900 تومان
افزودن به سبد خرید