در حال حاضر محصولی در سبد خرید شما وجود ندارد.
همه چیز در مورد رابط جریان Axi Slave Lite و Axi
عنوان اصلی : Building Custom AXI Interface Peripherals for ZYNQ Devices
سرفصل های دوره :
بخش 0: چارچوب دوره:
چارچوب دوره
رابط Building Axi Slave Lite: با استفاده از الگوی Vivado بدون درگاه I/O:
دستور کار
کد C
ساختمان رابط برده برده Axi: با استفاده از الگوی Vivado با درگاه های I/O:
دستور کار
اضافه کردن درگاه خروجی به رابط برده Lite P1
اضافه کردن درگاه خروجی به رابط برده Lite P2
اضافه کردن درگاه خروجی به رابط برده Lite P3
اضافه کردن درگاه های ورودی و خروجی به رابط Lite P1
اضافه کردن درگاه های ورودی و خروجی به رابط Lite P2
اضافه کردن درگاه های ورودی و خروجی به رابط Lite P3
درک سیگنال های axi4-lite:
دستور کار
درک سیگنال اجباری: استاد بنویسید برای برده (نوشتن گزینه) p1
درک سیگنال اجباری: استاد بنویسید برای برده (نوشتن گزینه) p2
درک سیگنال اجباری: استاد خوانده شده از برده (خواندن گزینه ها)
سیگنال های دیگر در رابط Lite Slave
طراحی بلوک مورد استفاده در تظاهرات
تجزیه و تحلیل سیگنال ها در پروب ILA
اضافه کردن رابط axi lite برای کد verilog موجود:
دستور کار
RTL موجود را اضافه کنید: ژنراتور تأخیر P1
RTL موجود را اضافه کنید: ژنراتور تأخیر P2
اضافه کردن RTL موجود: ضرب P1
اضافه کردن RTL موجود: ضرب P2
اضافه کردن exisitng rtl: پیچیده FSM P1
اضافه کردن وقفه به رابط های برده:
دستور کار
اصول کاربرد C قطع
اضافه کردن وقفه با RTL P1
اضافه کردن وقفه با RTL P2
کد
اضافه کردن وقفه با الگوی Vivado:
دستور کار
با استفاده از کد الگوی قطع Vivado P1
با استفاده از کد الگوی قطع Vivado P2
کد
اصلاح تأخیر الگوی قطع Vivado
ایجاد قطع مداوم P1
ایجاد قطع مداوم P2
اثر چشمک زن با وقفه
کد
اضافه کردن رابط کاربری:
دستور کار
ایجاد رابط کارشناسی ارشد با الگوی Vivado P1
ایجاد رابط کارشناسی ارشد با الگوی Vivado P2
کد
رابط برده جریان AXI با الگوی Vivado:
دستور کار
ساخت رابط برده محور P1
ساخت رابط برده محور P2
کد
ساخت FSM پیچیده با FSM موجود برای محور
کد
رابط کارشناسی ارشد جریان AXI با الگوی Vivado:
دستور کار
ایجاد رابط کارشناسی ارشد P1
ایجاد رابط کارشناسی ارشد P2
کد
رابط برده محور با verilog:
دستور کار
ساخت رابط برده محور با Verilog P1
ساخت رابط برده محور با Verilog P2
ساخت رابط برده محور با Verilog P3
کد و BD
رابط کارشناسی ارشد محور با Verilog:
دستور کار
ساختمان رابط برده اصلی محور با Verilog P1
ساختمان رابط برده اصلی محور با Verilog P2
کد و BD
کد و BD
درک خطاهای مشترک:
خطای مشترک 1
خطای مشترک 2
Building Custom AXI Interface Peripherals for ZYNQ Devices
در این روش نیاز به افزودن محصول به سبد خرید و تکمیل اطلاعات نیست و شما پس از وارد کردن ایمیل خود و طی کردن مراحل پرداخت لینک های دریافت محصولات را در ایمیل خود دریافت خواهید کرد.
